FOWLP（Fan-Out Wafer Level Package）は、チップをウェハー状の再構成基板上に配置し、樹脂でモールドしたうえで配線層を形成する、ウェハーレベルパッケージ技術の一種です。チップサイズの制約を受けずに端子数を確保できる点が特徴で、小型・薄型化が求められる先端パッケージで採用が広がっています。
ここでは、FOWLPの基本構造と、従来のWLPとの違い、メリットについて紹介しています。
FOWLPは、個片化したチップを樹脂で再構成した疑似ウェハー上に並べ直し、チップの外側にまで配線層（RDL）を延伸して端子を形成する構造を取ります。チップ本来のサイズより広い範囲に端子を配置できるため、「ファンアウト（扇状に広げる）」という名前の通り、限られたチップ面積を超えて接続領域を拡張できる点が特徴です。
従来のWLP（Wafer Level Package）は、チップサイズの範囲内に端子を配置するファンイン型が主流でした。ファンイン型では、端子数が増えるほど端子ピッチを狭くする必要があり、一定以上の端子数には対応が難しいという制約がありました。FOWLPは、チップの外側にも配線を延伸できるため、チップサイズに縛られずに端子数を増やせる点が大きな違いです。
FOWLPは、インターポーザや基板を介さずに直接配線層を形成できるため、パッケージの薄型化とコスト低減を両立しやすいという利点があります。また、複数のチップを1つの再構成基板上にまとめて実装できるため、異なる機能のチップを組み合わせるSiP（System in Package）用途にも適しています。
FOWLPは、薄型化・軽量化が強く求められるスマートフォン向けアプリケーションプロセッサやRFモジュールをはじめ、複数チップを統合するIoTデバイス向けのSiPパッケージなど、幅広い電子機器で採用が進んでいます。
FOWLPは、チップサイズの制約を超えて端子数を確保できる先端パッケージ技術として、小型・薄型化が求められる分野で存在感を増しています。委託先を検討する際は、FOWLPに対応した再構成基板の製造実績や、RDL形成技術の精度を確認しておくことが重要です。
フリップチップボンディングを含めた半導体製造後工程を委託することができる企業の中で、高度な技術による「小型化・高速化」、複数製造会社での分散対応による「短納期」、部品調達による「低コスト」と、それぞれの特長を持つおすすめの企業を紹介します。ぜひ委託先を選定する際の参考にしてください。
端子ピッチ30μmの実装や6Gなど次世代通信の200GHzクラスの実装が可能な技術力を持つ企業。他社では対応が難しい微細接合にも対応できます。
小型化・高速化に向けた高精度な実装が求められるイメージセンサのパッケージングやカメラモジュール、次世代通信などへの対応に適しています。
高い技術を持つ製造会社を委託先に持つ、自社工場を持たないファブレス企業。1案件を複数の企業で分散対応できるため短納期が実現可能です。
スマートデバイスやPC関連機器、IoTデバイスなど製品のライフサイクルが短く、迅速な製品投入が必要な場合に適しています。
部品調達において国内外に50を超える多様なネットワークを構築（※）しており、低価格での仕入れが可能。低コストでの量産を実現できます。
家庭用電子製品やオーディオ機器製品など、売れ行きが予測できる製品のシェア拡大を狙った量産が求められる場合などに適しています。
※2024年10月確認時点：参照元：ピーダブルビー公式HP（https://pwb.co.jp/service/assembly/）